研發台廠TSV技術　亞洲首座12吋3D IC實驗室啟用

 著眼於未來半導體新技術發展，工研院6月30日宣布成立三維立體積體電路(3D IC)研發實驗室，揭示台灣IC技術由平面進入立體堆疊及異質整合的新里程碑。工研院的3D IC研發實驗室，不但是亞洲首座擁有完整12吋3D IC核心製程暨矽穿孔(Through Silicon Via；TSV)的實驗室，更具有整合EDA、IC設計、製造、封裝到試量產的完整製程，並預計在未來4年內投入新台幣16億元，替台灣發展3D IC技術奠定核心基礎。 I\V‑oj;iZ

tD Q

 ?1u"I;cm }!C*Q0Trv 工研院電光所所長詹益仁指出，以半導體產業平均每10年就面臨新技術瓶頸的趨勢來看，系統單晶片(SoC)發展即將面臨新瓶頸。3D IC技術能有效增加產品效能、減低功耗、降低成本、縮小體積及整合異質IC，將會是未來主流技術，更是SoC的新出路。

 E$fT

[1]

G‑WX )n!j3k3bOAr f

 工研院2010年在經濟部科技專案計畫支持下，再度啟動半導體大型計畫，發展全新的3D IC技術，預計在4年內投入16億元，以建立最先進3D IC實驗室，並籌組150位人員的研發團隊，進行設計、製程及封裝技術的整合研發。k K­W w8d

 X$DU

 /l ck} `6E

^b

 工研院3D IC研發實驗室採用最先進蝕刻系統進行矽穿孔製程，已建置完成蝕刻開孔深寬比高達10:1的蝕刻系統，遠超過一般半導體設備4:1的蝕刻能力，可縮小互連元件所需的晶片面積。?­D An{

 F)| K}Y0^$r 在晶片堆疊技術部分，可達到間距20微米的晶片堆疊，大幅提升矽穿孔接點密度與整合後的可靠性。至於晶圓薄化製程方面，運用晶圓研磨機及化學機械研磨系統(CMP)進行晶圓薄化，薄化後晶圓厚度將僅有20~50微米；同時，將4~10層薄化晶片堆疊後，最終3D IC封裝厚度小於1毫米，可小於傳統單一晶片的封裝厚度。jUl T9s vqnn%N-fa

 #mqa7@6z

 x 工研院3D IC研發實驗室已建構完整TSV相關的3D IC整合系統，包括黃光、蝕刻、電漿強化化學氣相沉積、物理氣相沉積、銅金屬電鍍、化學機械研磨及晶片/晶圓接合機等7大設備。

 Wfr+? p

\

[1]

bJ

 3c#_? S/_f 工研院除與美商應材(Applied Materials)、德國SUSS MicroTec等半導體設備大廠進行設備合作研發，也已與聯電、漢民、矽品、日月光、Atotech、杜邦(DuPont)、力鼎、AirProducts、Brewer Science、住程科技、弘塑、東京大學、DISCO、智勝、益華(Cadence)、BASF、Tazmo等19家Ad-STAC聯盟廠商進行合作開發。x*gp0D-V

 t

[1]

@s1p?0sN*a"p t 詹益仁希望未來將透過研發聯盟及國際聯盟運作，以產品技術為導向的研發，共同開發3DIC技術、產品及應用市場，協助產業界在試量產階段作測試，大幅縮短從研發到量產的時程，協助廠商迅速地將先進晶片設計導入市場，同時也降低初期投入3D IC的投資風險。